摘要
本揭露之一種快閃記憶體控制器，包含一快閃記憶體介面控制器、一主機介面控制器、一隨機存取記憶體介面控制器、一錯誤更正碼編碼器、一錯誤更正碼分割器、一錯誤更正碼建構器和一錯誤更正碼解碼器。該快閃記憶體介面控制器被設置以儲存訊息資料、錯誤更正碼片段和鏈結串列至一快閃記憶體，以及自該快閃記憶體讀取訊息資料、錯誤更正碼片段和該等鏈結串列。該主機介面控制器被設置以發送訊息資料至一主機以及自該主機接收訊息資料。該隨機存取記憶體介面控制器被設置以儲存該等鏈結串列至一隨機存取記憶體以及自該隨機存取記憶體讀取該等鏈結串列。該錯誤更正碼編碼器被設置以在操作於一寫入動作時，自該主機介面控制器接收欲寫入至該快閃記憶體之一寫入資料並產生對應至該寫入資料之一可變長度之錯誤更正碼。該錯誤更正碼分割器被設置以在操作於一寫入動作時，根據該產生之錯誤更正碼之長度切割該產生之錯誤更正碼成複數個錯誤更正碼片段，並發送該等錯誤更正碼片段至該快閃記憶體介面控制器。該錯誤更正碼建構器被設置以在操作於一讀取動作時，自該快閃記憶體介面控制器接收對應至一自該快閃記憶體讀取之一讀取訊息資料之複數個錯誤更正碼片段，並合併該等錯誤更正碼片段以建構成一錯誤更正碼。該錯誤更正碼解碼器被設置以在操作於一讀取動作時，根據該讀取訊息資料和該建構之錯誤更正碼以更正該讀取訊息資料之錯誤，並發送該更正後之讀取訊息資料至該主機介面控制器。該等錯誤更正碼片段之鏈結關係係表示於該等鏈結串列。
所有人
Industrial Technology Research Institute(工業技術研究院)
所有人屬性
研究機構
交易方式
技術授權,專利_讓售,專利_專屬授權,專利_非專屬授權,
刊登有效日期
2025/02/16
專利類別
發明(TW,CN)／特許(JP)／Utility(US)
申請號
99144682
申請日期
2010/12/20
公告號
I440039
公告日期
2014/06/01
專利權起算日
2014/06/01
專利權屆滿日
2030/12/19